Un poste de Maître de conférences en section 63-61 (mais émargeant aussi un peu sur la 27 en fonction du profil du candidat) est ouvert au concours à Polytech Nantes l’école d’ingénieur de Nantes Université lors de la session synchronisée de 2024.
L’intégration recherche se fera au sein de l’équipeASIC de l’IETR. L'équipe ASIC (https://www.ietr.fr/equipe-asic-architecture-systems-infrastructure-and-electronics) possède des compétences qui permettent d'étudier des problèmes abordant une chaîne de transmission dans son intégralité.
Dans l'internet des objets, des dispositifs électroniques, petits et peu couteux, sont recherchés. Les futurs systèmes 5G requièrent quant à eux des ressources en débit avec une multiplication des applications pouvant être intégrées, tout en respectant des contraintes en énergie et en fiabilité. Ainsi, la conception d’applications pour des systèmes embarqués doit prendre en compte les défis de la flexibilité, de la reconfiguration, de la gestion de l’hétérogénéité. La personne recrutée s’inscrira dans ce contexte général de la conception d’architectures embarquées (thème 2 de l’équipe), avec un focus particulier sur l’intégration d’algorithmes d’IA sous contrainte de consommation (IA frugale) et de fiabilité (IA robuste).
La personne recrutée effectuera ses enseignements au département Electroniue et Technologie Numérique de Polytech Nantes. Elle aura pour mission principale de prendre en charge les enseignements de systèmes numériques et d’Informatique.
Vous trouverez le profil détaillé pour ce poste à l’adresse suivante : https://www.galaxie.enseignementsup-recherche.gouv.fr/ensup/ListesPostesPublies/ANTEE/2024_1/0442409E/FOPC_0442409E_215.pdf
Personnes à contacter :
Si vous connaissez des candidates ou candidats potentiels, merci de leur faire suivre l'information et de les inviter à prendre contact.
(c) GdR IASIS - CNRS - 2024.